第267节 (第4/6页)
询，您购买过horae个人版，是哪些功能让您不满意，或者达不到相应的设计要求呢？”
客服询问道。
诺伊斯顿时哑然，他并没有实际体验软件的核心功能，只是下意识认为这款产品，是一堆代码堆砌的垃圾。
“哼！”
他尴尬地关闭网页，准备认真测试一番，用最真实的测评数据，让对方心甘情愿退款。
于是启动horae，主界面是集成电路设计平台，和他平时使用的virtuoso区别不大，极大降低了芯片设计工程师的学习门槛。
菜单栏和功能区的ui结构，似乎更加合理？
“这一定是错觉！”
诺伊斯想了想，直接套用骁龙810的设计框架，导入硬件描述语言编写的逻辑设计文档，设置完布局和布线约束，包括芯片面积、模块分区、io布局等。
由于horae“吹嘘”自身支持5nm芯片的工艺制程，他直接把原本的28nm调整成10nm。
然后根据芯片划分和约束条件，将不同的模块放置在芯片上，并确定它们之间的相对位置，以求最小化连线长度、减少功耗、保持良好的时钟路线。
“天呐！这不可能！”
诺伊斯满脸震惊，horae自带的布局算法和优化工具，居然可以在他的设定下，通过自动方式生成。
关于这一点，cadence公司的virtuoso只能做到半自动，英特公司的quartus prime也无法达到这个效果。
惊喜之余，他彻底忘却时间的流逝！
至于退货的想法，早就消散得一干二净！
搞定布局后，他马不停蹄地进行芯片的连线规划，horae的高级算法，完美考虑到时序约束、信号完整性、功耗和电气特性等诸多要素，最后呈现出来的路径质量非常高。
“amazing！”
诺伊斯越来越兴奋，瞥了一眼时
-->>(第4/6页)（本章未完，请点击下一页继续阅读）